摘要：本文立足世界经济50年长波周期演进规律，聚焦第5 个长波周期核心引擎——集成电路产业，系统梳理了中国集成电路产业从“六五”至“十四五”的发展历程、产业体系现状及全球竞争格局。通过分析电子设计自动化（electronic design automation，EDA）、设计、制造、封测、设备、材料、存储器等关键环节的发展成果，明确中国在国家安全领域芯片自主化等方面的突破，以及多家企业跻身全球相关领域前10 位的阶段性成就。同时，深入剖析了产业存在的“小散弱”同质化内卷、上下游容错试错机制缺失、数据统计与产业标准不健全、“举国之力”转化不足等问题，并结合后摩尔时代集成电路向延续摩尔、拓展摩尔、超越摩尔、丰富摩尔的发展趋势，提出“十五五”期间要打造头部企业、完善协同机制、加大精准投资、强化基础研究、深化国际合作、优化人才培养。

摘要：晶上系统（SoW）是近年来兴起的一种晶圆级超大规模集成技术。SoW是在整个晶圆上集成多个同构同质或异构异质的芯粒，并且芯粒相互连接组成具有协同工作能力的晶圆级系统，是后摩尔时代进一步提升系统性能的有效技术方案。总结了SoW技术近年来的主要研究进展，对系统架构、网络拓扑、仿真建模、供电和散热等关键技术进行了介绍，并对SoW技术的发展和应用前景进行了展望。

摘要：碳纳米管凭借其优良的电学性质、准一维尺寸以及稳定的结构成为后摩尔时代最理想的半导体材料。目前碳基电子学已经取得很大进展, 例如可以在4寸晶圆上得到高半导体纯度(超过99.9999%)的密排(100~200CNTs/μm)阵列碳纳米管, 晶体管栅长可以缩至5 nm且具备超越硅基的性能, 世界首个碳基现代微处理器RV16XNANO已经问世。本文综述了近年来碳纳米管在材料、器件和集成电路方面的发展, 以及未来可能在光电、传感、显示和射频等领域的应用前景. 最后, 文章列举了碳基CMOS集成电路推向产业化的过程中面临的一系列挑战, 并对碳基技术发展路线做了进一步展望。

摘要：目前，以SiC、GaN 为代表的第三代半导体材料快速发展，我国亟需抓住战略机遇期，实现先进半导体材料、辅助材料的自主可控，保障相关工业体系安全。本文在分析全球半导体材料及辅助材料研发与产业发展现状的基础上，寻找差距，结合我国现实情况，提出了构建半导体材料及辅助材料体系化发展、上下游协同发展和可持续发展的发展思路，制定了面向2025 年和2035 年的发展目标。为推动我国先进半导体材料及辅助材料产业发展，提出了建设集成电路关键材料及装备自主可控工程，SiC 和GaN 半导体材料、辅助材料、工艺及装备验证平台，先进半导体材料在第五代移动通信技术、能源互联网及新能源汽车领域的应用示范工程，并对如何开展三项工程进行了需求分析，设置了具体的工程目标和工程任务。最后，为推动半导体产业的创新发展，从坚持政策推动，企业和机构主导，整合国内优势资源；把握“超越摩尔”的历史机遇，布局下一代集成电路技术；构建创新链，进行创新生态建设等方面提出了对策建议。

摘要：高端磁控溅射靶材（简称溅射靶材）是制备集成电路、平板显示用关键功能薄膜的核心基础材料，我国在此领域对外依存度较高，长期面临基础研究薄弱、高纯材料制备技术滞后、核心装备依赖进口等结构性挑战。本文系统梳理了半导体芯片、平板显示两类主要领域中高端磁控溅射靶材的应用现状，辨识了原材料及溅射靶材的微观成分与组织均一性、溅射靶材制备与检测装备、智能制造转型等方面的共性问题，提出了开展超高纯溅射靶材成分与组织的微观均质化研究、产业链合力攻关溅射靶材加工和检测关键设备、以数智融合驱动溅射靶材研发范式变革、聚焦前沿布局关键领域溅射靶材等产业重点发展方向。着力在攻关高纯度材料提纯与加工技术、深化“产学研用”协同创新机制、完善产业链与标准体系、兼顾人才自主培养与精准引进、重塑溅射靶材产业创新生态等方面采取务实行动，推动我国溅射靶材产业从“设备引进-工艺模仿”的跟随发展模式向“数据驱动-标准引领”的创新范式跃迁，保障集成电路、平板显示等战略性新兴产业的发展需求。

摘要：随着数字孪生、工业物联网、边缘智能与元宇宙等虚实技术的快速演进，虚实融合已成为推动智能社会构建与产业体系重塑的核心驱动力。算力作为虚实融合的底层支撑要素，正在从单一集中式计算资源向多层协同、智能调度与安全可信的复杂系统加速演化。本文系统梳理了新型算力体系的发展现状与关键特征，指出当前算力体系正呈现“云-边-端”一体化演进的趋势，智能算力正成为算力结构升级的核心引擎，区域算力布局逐步形成了差异化与协同并重的格局，虚实融合驱动下的算力应用模式亦呈现出多样化、泛在化与自主化的特征；在虚实融合应用背景下，进一步分析了支撑新型算力体系构建的关键技术，包括虚实融合驱动的算力体系架构设计、面向虚实融合场景的关键技术要素，从体系架构与算力编排两方面揭示了算力供需匹配的逻辑基础；通过对混合计算架构的研究，重点探讨了虚实融合的算力体系在异构协同、低延迟高带宽保障、多源数据安全与隐私保护等方面面临的挑战；针对上述挑战，提出了构建泛在智能算网、发展可信算力体系、突破异构协同壁垒、完善安全治理机制与培育虚实算力生态等新型算力体系发展重点方向，为未来虚实算力体系的建设、产业生态优化以及算力资源配置策略提供理论参考与战略支撑。

摘要：人工智能（AI）技术正深度融入关键基础设施，其韧性对保障系统安全稳定运行至关重要。本文将AI韧性定义为稳健性、防御力、复原力和进化力4个核心维度，系统梳理AI韧性研究的现状，围绕上述4个核心维度综述国内外关键技术进展，并特别关注大语言模型等新技术带来的新挑战与新方案。在此基础上，研究提出了当前AI韧性发展面临的能力建设缺乏顶层规划、评测体系缺少真实场景、大模型韧性重视不足等突出问题。研究建议：加强战略引领，构建系统化韧性框架；建设高保真、多维度、可复现的韧性评测体系；重点挖掘大模型潜力，推动其在“训练-部署-运行-更新”全生命周期的多层级韧性能力提升，以构建更可靠、可信且持续的智能系统。

摘要：人工智能的发展目标是使机器像人类一样思维和行动，不仅能求解复杂问题，更重要的是能在一个复杂、动态、不确定的物理世界中进行交互。具身智能强调智能体通过物理载体与环境的动态交互，在感知、决策与行动中不断学习和进化，从而突破传统静态数据训练模型的局限，展现出更强的环境适应性与泛化能力，已成为实现人工智能发展目标的关键路径之一。本文深入探讨了具身智能的概念、内涵、计算框架与系统实现，在此基础上进一步梳理了具身智能的发展现状、演进趋势与面临的挑战。同时，特别指出，生成式人工智能，尤其是大语言模型、多模态大模型以及正在演进的“信息-物理-认知”三域融合大模型等技术在加速具身智能演进中的关键作用。面对全球人工智能竞争日益加剧的态势，总结与分析了我国在具身智能领域发展取得的进展和面临的风险，并提出了我国应重点布局的研究方向和针对性的对策建议，助力我国在全球具身智能竞赛中占据领先地位。

摘要：随着先进工艺节点设计成本呈指数增长，chiplet（芯粒）架构被视为突破单片集成经济瓶颈的关键路径。然而，当前chiplet 产业面临“标准悬空、门槛高企、生态稀少”的三重困境：UCIe（UniversalChiplet Interconnect Express）联盟等互连标准虽快速演进，但从标准规范到可量产物理实现之间存在巨大工程鸿沟；头部厂商普遍依赖自研专有方案，标准缺乏真实产品的流片验证而难以完善；高昂的开发成本使中小企业望而却步，生态参与者极度稀少。提出“芯粒库”（chiplet library）概念，即一种基于“FPGA 原型验证平台＋chiplet 互连协议物理层验证卡＋EDA 仿真补偿”的混合快速验证体系。现场可编程门阵列（field programmable gate array，FPGA）平台承载芯粒功能逻辑与互连协议数字层的可编程验证，物理层验证卡以真实先进封装工艺提供封装内互连信道的直接测量，电子设计自动化（electronic design automation，EDA）仿真工具补偿验证卡上缺失的完整OC（on−chip）物理场环境（电源分配网络（power distribution network，PDN）噪声、热耦合、跨die（裸片/晶粒）干扰），并支持封装工艺变体推算，三者互补构成完整的验证链路。分析了该方案在运行频率差异、接口互连协议（Interconnect protocol，IP）分割、缺乏完整系统级芯片（system on chip，SoC）物理环境等方面的已知局限并给出应对思路，进而探讨了芯粒库在推动标准实践迭代、盘活存量芯片资源和催熟芯粒架构增量开发等方面的产业意义。

摘要：氧化铪基铁电隧道结因其与CMOS 工艺存在良好的兼容性， 在随机存储器领域具有巨大的应用潜力。利用Airy 函数严格求解了TiN / HZO / Pt铁电隧道结的隧穿电致电阻问题。研究结果表明: 在高偏压区域， 隧穿电导和隧穿电致电阻效应随偏压和隧穿层厚度均出现振荡现象。物理上， 该振荡现象来源于隧穿层中的入射电子波与隧穿层和右电极界面处的反射电子波产生的干涉效应。阐明了氧化铪基铁电隧道结实验结果中振荡现象的物理机制。此外，当偏压加在Pt电极时， 出现了负的隧穿电致电阻效应， 表明隧穿电导不仅与平均势垒的高度有关， 也与隧穿层的势结构有关。本研究为氧化铪基铁电隧道结在随机存储器领域的应用奠定了理论基础。